硬件工程师在编写和仿罕铙杪痱真VHDL时，当语法检查没问题和引脚配置完后，我们仿真运行时经常会遇到这样那样的error和warni荏鱿胫协ng，error一般比较好解决，主要是出现在语法问题上，而warning是一个潜在的隐患，处理不好有可能会导致系统在执行中出现不可预知的故障，下面我来说说常见的一种warning，我们怎么去看待它：如下图：
Warning node "TCK"is assigned to location or region,but does not exist in design
上图黄色感叹号所显示的警告“TCK\TDI\TDO\TMS”均为CPLD用于烧写程序的JATG口使用，已经默认配置好引脚了（就如单片机的电源引脚和地引脚一样），我们在进行pin Assignment 的时候不需要对这几个信号再分配引脚，也就是不用理会类似这样的警告。但是这些引脚也不能用于其它功能实现，需要做的是在硬件PCB上做好下载口和CPLD引脚的布线即可，。所以，我们知道了这种警告的出现原因后就不需要再去纠结它所会带来的隐患了。
