【quartus】怎样在设计中添加FIFO宏模块

1、执行菜单【File】-【Open Project…】命令，在quartus中打开一个设计项目

2、执行菜单【Tools】-【Megawizard Plug-In Manager…】命令，打开Megawizard Plug-In Manager设置向导

3、这里我们是添加一个全新的宏模块，所以选择【Creat a new custom megafunction variation】,点击【next】按钮

4、右上方会显示你所用的芯片系列，在左侧树形列表里选择你需要的宏模块，这里选探怙鲔译择【Memory Compiler】-【FIFO】先进先出模块，选择所要生成的语言和FIFO模块的存储路径及文件名，点击【next】按钮

5、How wide should the FIFO 水瑞侮瑜be?后填写你建立的FIFO位宽多少，How deep should the fifo be?后填写你的FIFO深度，也就是能装多少个数据，下一步【next】

6、一般情况下，FIFO输出我们只选择数据q[#:0]和empty就可以了，所以去掉empty以为所有项目前的对勾，下一步【next】

7、这一步可以默认设置不变，下一步【next】

8、一般情况下在page 6 of 8 中选择【Yes（best speed）】，下一步【next】，page7 of 8默认不变，下一步【next】

9、宏模块向导最后一步，这里会显示向导生成的所有文件名，及其描述，一般情况下默认即可，点击【finis】保存并退出向导

10、我们可以在软件的【project Navigator】-【Files】中看到我们新添加的宏模块文件，因为在第4步我们选择的是Verilog HDL，所以生成文件是Verilog HDL代码编写的。