1、SDRAM和DDR布线原则1.高速信号线布线时，首要时“等长”原则；目的：建立相同的保持时间，同频同相；SDRAM是公共时钟同步，DDR是源同步；
2、SDRAM的线要加匹配，分为始端匹配和终端匹配，一般情况下，在始端匹配22R/33R的电阻即可，终端分为AC匹配DC匹配，阻容可以对噪点匹配；
3、SDRAM时钟信号：时钟频率较高，为避免输出线效应，按照工作频率达到或者超过75MHZ时，或者布线长度在1000mil以内的原则；
4、差分线对，精确匹配差分线，误差允许在20mil以内；
5、地址、片选以及其他控制信号：线宽5mil,内部间距10mil，外部间距12mil，尽量走成莲花拓扑，可以有效控制高次谐波，可以比时钟线长，但是不能比时钟线短；
6、数据线：线宽5mil,内部间距5mil,外部间距8mil,尽量在同一层布线层，数据线与时钟线长在50mil以内；
7、重要的信号线上串接33R电阻，消除干扰；
