使用置数法实现74161的十进制计数：
当74161计数到Q3Q2Q1Q0=1001时，使LD' =0，为置数创造了条件。
当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。
电路如图所示，在连续计数脉冲的作用下，计数器开始从0000、0001、......1000、1001循环计数
（8421码十进制计数器）。
扩展资料：
74161功能表：
性能特点：
1、可以直接清零（不需要CP脉冲配合），又称“强迫置0”；
2、数据可以并行预置，但需要CP上升沿配合；
3、可进行二进制同步计数；
4、具有进位输出信号，可以串接计数使用；
5、内部采用JK触发器单元计数。
反馈预置数法的定义：
1、反馈预置数法是用译码电路(门电路)检测计数器的状态，当计数器到达被检测的状态时，译码
电路输出低电平或高电平)，把译码电路的输出反馈到M SI计数器的预置数端，使预置数端出现有
效电平。
2、利用预置数端的异步/同步预置功能，将数据输入端所加的预置数装入计数器，从而实现预定
模数的计数。
