D触发器,请问为什么波形图是这样话的,原理是什么,请大神帮忙,感激不尽

 时间:2024-10-12 19:57:01

(一)图中输出的Q&拭貉强跳#8321;和Q₂波形是根据输入的CP和D端来确定的。D触发器的方程为Qn+1=D,则可以依次得出Q₁和Q₂稆糨孝汶;波形的翻转。

触发器具有两个稳定状态,即“0”和“1”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。D触发器的次态取决于触发前D端的状态,即次态=D。因此,它具有置0、置1两种功能。

(二)原理:

在SD和RD接至基本RS触发器的输入端,分别是预置和清零端,低电平有效的情况下:

D=0,CP为时钟的上升沿,输出Q=0,非Q=1;

D=1,CP为时钟的上升沿,输出Q=1,非Q=0;

D端输入不确定,CP=0,Q端输出不变,非Q端输出也不变;

D端输入不确定,CP=1,Q端输出不变,非Q端输出也不变。

D触发器,请问为什么波形图是这样话的,原理是什么,请大神帮忙,感激不尽

扩展资料:

D触发器的工作过程:

1、CP=0时,与非门G3和G4封锁,其输出Q3=Q4=1,触发器的状态不变。同时,由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开,可接收输入信号D,Q5=D,Q6=Q5非=D非。

2、当CP由0变1时触发器翻转。此时G3和G4打开,它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D非,Q4=Q6非=D。由基本RS触发器的逻辑功能可知,Q=Q3非=D。

3、触发器翻转后,在CP=1时输入信号被封锁。

参考资料来源:百度百科-D触发器

  • 使用74ls161芯片,用置数法组成十二进制同步计数器,要求有真值表,并画出状态转化图
  • 74ls138扩展为4线-16线译码器
  • 74ls74引脚图及功能详解
  • 试用4位同步二进制加法计数器74161采用置数法构成十进制计数器
  • 如何用译码器74LS138芯片设计一个一位全加器
  • 热门搜索
    保护动物手抄报内容 寒假手抄报大全 交通知识手抄报 走进汉字王国手抄报 平安手抄报内容 助人为乐手抄报 廉洁修身手抄报 关于龙的手抄报 小学生行为规范手抄报 语文手抄报资料